数字电子技术设计

EEE20001 12.5学分 山楂,沙捞越

持续时间

  • 1学期

接触时间

  • 61小时

校园单位交付结合面对面和数字化学习。

先决条件


零

并修课程


零

目的和目标

本单元的研究旨在为您提供数字电子技术领域的概述,从基本的组合电路通过基于通用状态机的设计。数字设计使用离散逻辑组件和硬件描述语言。

单元学习成果(ULO)

学生成功完成本单元将能够:

1。设计和实现组合数字电路使用盖茨和逻辑组件多路复用器和解码器等。(K2, K3, S1, S2,S3)

2。设计和实现同步数字系统包括计数器,任意序列计数器和通用状态机。(K2,K3, S1, S2,S3)

3所示。设计和实现标准粉和摩尔风格状态机。(K2,K3,S1、S2、S3)

4所示。设计和实现可编程逻辑适度复杂的数字系统将控制(ULO 3)和数据操作(ULOs 1和2)。(K2, K3, S1、S2、S3)

5。使用硬件描述语言(VHDL)实现ULOs 1,2,3和4所示。(K2, K3, S1, S2、S3)

6。应用电子设计自动化(EDA)工具携带ULOs 1、2、3、4和5。(S1, S2、S3)

7所示。欣赏真实的考虑设计的数字电路如理想的输入、时间要求和危害。(K2, K3, S1, S3)

8。分析一个问题场景设计和实现基于在数字逻辑使用适当的技术。(S1, S2,S3)

斯文本科技大学工程能力(A1-7 K1-6 S1-4):找到更多关于工程技能和能力包括工程师澳大利亚第1阶段能力。